PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-342566

(43)Date of publication of application: 13.12.1994

(51)Int.CI.

G11B 20/14 H03L 7/10

(21)Application number: 05-130332

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

01.06.1993


(72)Inventor: IIJIMA YUKIO

(54) DATA SEPARATOR CIRCUIT

(57)Abstract:

PURPOSE: To provide a data separator circuit to be constituted of one system filter circuit.

CONSTITUTION: This data separator circuit is constituted of a phase comparator 10, a charge pump 11, a filter circuit 12, a gain switching type voltage control oscillation circuit(VCO) 13, a frequency devider circuit 14, a gain switching circuit 15 and a data separator 16 and thus, the filter circuit is realized by one system whereas two are necessary at conventional circuits. A gain switching is realized by receiving a gain switching signal outputted when it is synchronized with the one from the gain switching circuit 15 at the gain switching type VCO 13 and switching the characteristic of the change of the oscillation frequency of the gain switching type VCO 13 against a control voltage.



LEGAL STATUS

[Date of request for examination]

29.08.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3146765

[Date of registration]

12.01.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-342566

(43)公開日 平成6年(1994)12月13日

(51) Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G11B 20/14 H03L 7/10

351 A 7736-5D

9182 - 5 J

H03L 7/10

FΙ

Z

審査請求 未請求 請求項の数2 〇L (全 6 頁)

(21)出願番号

特願平5-130332

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

平成5年(1993)6月1日 (22)出願日

(72)発明者 飯島 行雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54) 【発明の名称】 データセパレート回路

(57)【要約】

【目的】 1系統のフィルタ回路で構成できるデータセ パレート回路を提供する。

【構成】 データセパレート回路を位相比較器10、チ ャージ・ポンプ11、フィルタ回路12、ゲイン切り換 え型電圧制御発振回路(VCO)13、分周回路14、 ゲイン切り換え回路15、データ・セパレータ16で構 成することにより、従来回路で2種類あったフィルタ回 路を1系統で実現した。ゲインの切り換えは、ゲイン切 り換え回路15からの同期した場合に出力されるゲイン 切り換え信号をゲイン切り換え型VCO13で受け、ゲ イン切り換え型VCO13のコントロール電圧に対する 発振周波数の変化の特性を切り換えることで実現する。



【特許請求の範囲】

【請求項1】フロッピー・ディスク・ドライブからのリ ード・データと電圧制御発振回路の出力を比較する位相 比較器と、前記位相比較器からの信号でフィルタ回路を 駆動するチャージ・ポンプと、前記チャージ・ポンプか らの充放電を電圧レベルに変換する1系統のフィルタ回 路と、前記リード・データと前記電圧制御発振回路の出 力とが非同期または同期した場合の特性を切り換えるゲ イン切り換え回路と、前記チャージ・ポンプの出力の電 圧レベルに応じた周波数で発振し、前記ゲイン切り換え 10 回路からのゲイン切り換え信号により電圧レベルに対す る発振周波数の特性を切り換えることのできるゲイン切 り換え型電圧制御発振回路と、を備えたことを特徴とす るデータセパレート回路。

1

【請求項2】ゲイン切り換え型電圧制御発振回路が、コ ントロール電圧が入力されリングオシレータに流れる電 流を制御する複数の大きさの異なるトランジスタと、前 記複数のトランジスタのいずれかを選択するトランジス タと、前記リングオシレータのインバータの遅延値を決 める負荷容量と、前記負荷容量を切り換えるトランジス タと、を備えたゲイン切り換え型電圧制御発振回路であ ることを特徴とする請求項1記載のデータセパレート回

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は1系統のフィルタ回路で 複数のゲインを持つデータセパレート回路に関するもの である。

[0002]

【従来の技術】近年、種々の回路で回路削減、部品点数 の削減が望まれており、データセパレート回路にても同 様である。

【0003】以下に従来のデータセパレート回路につい て説明する。図4は従来のデータセパレート回路のブロ ック図を示すものである。図4において、1は位相比較 器である。2はチャージ・ポンプで、3はフィルタ回 路、4は電圧制御発振回路(以下VCOと称す)、5は 分周回路、6はゲイン切り換え回路、7はデータ・セパ レータ、8は高速用フィルタ回路、9は低速用フィルタ 回路である。

【0004】以上のように構成された従来のデータセパ レート回路について、以下にその動作について説明す

【0005】フロッピー・ディスク・ドライブより読み 出されたフロッピー・ディスクのデータは非同期の信号 であり、この信号に同期させてリード信号を読みこむた めのウィンドウ信号が必要となる。このウィンドウ信号 を作り出すためにPLL回路を用い非同期の信号に同期 させる必要があり、位相比較器1、チャージ・ポンプ

構成し、位相比較器1でリード・データとVCO4の分 周回路5にて分周した出力とを比較し、リード・データ とVCO4の出力の位相がリード・データの方が速けれ ばチャージ・ポンプ2にUP(アップ)の信号を出力 し、チャージ・ポンプ2ではUPの信号が入力されると フィルタ回路3に充電をするように電流をはきだす。フ ィルタ回路3は充電されるとフィルタ回路3の出力電圧 レベルが上昇し、VCO4のコントロール電圧も上昇し 発振周波数も上昇する。また位相比較器1よりDOWN (ダウン) 信号が出力された場合チャージ・ホンフ2で はフィルタ回路3の電荷を放電するように電流を引き込 み、そのことによりフィルタ回路3の出力電圧レベルが 下がり、VCO4のコントロール電圧も下がるためVC O4の発振周波数も下がる。

【0006】このようにしてフロッピー・ディスクから の非同期な信号に同期させるような信号を作り出す。ま た同期させるまでは、すばやくリード・データに同期さ せるため1回のUPまたはDOWN信号でのVCO4の 発振周波数の変化を大きくするために高速用フィルタ8 を用い電圧レベルの変化を大きくしている。しかし工度 同期したならばフロッピー・ディスク・ドライブの回転 ムラに起因する変動に対してのみ追従しピーク・シフト には追従させないために低速用フィルタを用い1回のU PまたはDOWN信号で変化する電圧レベルを小さくし VCO4の発振周波数の変化を小さくする必要があり、 高速用フィルタ8、低速用フィルタ9の2種類のフィル 夕回路が必要となる。

【0007】フィルタ回路の切り換えはゲイン切り換え 回路6からの同期した場合に出力されるゲイン切り換え 信号をチャージ・ポンプ2で受け高速用フィルタもしく は低速用フィルタのどちらの回路を充電または放電する かを切り換えゲインを切り換えている。データ・セバレ ータ7はリードデータに同期することによってできるウ ィンドウ信号をもとにリード・データを出力するととも に変調のかかったリード・データからクロックパルスを 除去しデータだけのかたちにする。

[0008]

【発明が解決しようとする課題】しかしながら前記の従 来の構成では、VCOの特性が固定であるので、フィル 40 夕回路が高速用と低速用の2種類必要であるという課題 を有していた。

【0009】本発明は前記従来の課題を解決するもの で、フィルタ回路を1系統で実現できるデータセパレー ト回路を提供することを目的とする。

[0010]

【課題を解決するための手段】前記従来の課題を解決す るために本発明のデータセパレート回路は、以下のよう な構成を有している。すなわち、フロッピー・ディスク ・ドライブからのリード・データと電圧制御発振回路の 2、フィルタ回路3、VCO4、分周回路5でPLLを 50 出力を比較する位相比較器と、前記位相比較器からの信 号でフィルタ回路を駆動するチャージ・ポンプと、前記 チャージ・ポンプからの充放電を電圧レベルに変換する 1系統のフィルタ回路と、前記リード・データと前記電 圧制御発振回路の出力とが非同期または同期した場合の 特性を切り換えるゲイン切り換え回路と、前記チャージ ・ポンプの出力の電圧レベルに応じた周波数で発振し、 前記ゲイン切り換え回路からのゲイン切り換え信号によ り電圧レベルに対する発振周波数の特性を切り換えるこ とのできるゲイン切り換え型電圧制御発振回路とを備え たことを特徴とする。そしてゲイン切り換え型電圧制御 発振回路が、コントロール電圧が入力されリングオシレ ータに流れる電流を制御する複数の大きさの異なるトラ ンジスタと、前記複数のトランジスタのいずれかを選択 するトランジスタと、前記リングオシレータのインバー タの遅延値を決める負荷容量と、前記負荷容量を切り換 えるトランジスタとを備えたゲイン切り換え型電圧制御 発振回路であることを特徴とする。

[0011]

【作用】前記構成によって、同期するまでの高ゲインで の位相合わせのための高速用フィルタ回路、同期後のビ ークシフトに追従しないための低ゲインの低速用フィル タ回路の2種類のフィルタ回路が1系統のゲイン特性の フィルタ回路で構成することができる。

[0012]

【実施例】以下本発明の一実施例について、図面を参照 しながら説明する。

【 O O 1 3 】 図 1 は本発明の第 1 の実施例におけるデー タセパレート回路のブロック図を示すものである。図1 において、10は位相比較器、11はチャージ・ポン プ、12はフィルタ回路、13はゲイン切り換え型VC 〇、14は分周回路、15はゲイン切り換え回路、16 はデータ・セパレータである。

【0014】以上のように構成されたデータセパレート 回路について、以下にその動作を説明する。

【0015】ウィンドウ信号を作り出すために位相比較 器10、チャージ・ポンプ11、フィルタ回路12、ゲ イン切り換え型VCO13、分周回路14でPLLを構 成し、位相比較器10でリード・データとゲイン切り換 え型VCO13の分周回路14にて分周した出力とを比 較し、リード・データとゲイン切り換え型VCO13の 出力の位相がリード・データの方が速ければチャージ・ ポンプ11にUPの信号を出力し、チャージ・ポンプ1 1ではUPの信号が入力されると電流をはきだしフィル タ回路12に充電をする。フィルタ回路12は充電され るとフィルタ回路12の出力電圧レベルが上昇し、ゲイ ン切り換え型VCO13のコントロール電圧も上昇し発 振周波数も上昇する。また位相比較器10よりDOWN 信号が出力された場合チャージ・ポンプ11では電流を 引き込みフィルタ回路12の電荷を放電することでフィ

え型VCO13のコントロール電圧も下がるためゲイン 切り換え型VCO13の発振周波数も下がる。

【0016】このようにしてフロッピー・ディスクから の非同期な信号に同期させるような信号を作り出す。ま た同期させるまでは、すばやくリード・データに同期さ せるため1回のUPまたはDOWN信号でのゲイン切り 換え型VCO13の発振周波数の変化を大きくするため に電圧レベルの変化に対してのゲイン切り換え型VCO 13の発振周波数の変化を大きくなるような特性(図2 10 の17のような特性)を選択する。しかし1度同期した ならばフロッピー・ディスク・ドライブの回転ムラに起 因する変動に対してのみ追従し、ピーク・シフトには追 従させないために1回のUPまたはDOWN信号で変化 する電圧レベルの変化が同期させる場合と同じでもゲイ ン切り換え型VCO13の電圧変化に対する発振周波数 の変化を小さくする特性(図2の18のような特性)を 選択することで、従来回路の2種類あったフィルタ回路 が1系統で実現できる。

【0017】このゲインの切り換えは、ゲイン切り換え 回路15からの同期した場合に出力されるゲイン切り換 え信号をゲイン切り換えVCO13で受け、ゲイン切り 換え型VCO13のコントロール電圧に対する発振周波 数の変化の特性を切り換えることで実現する データ・ セパレータ16はリード・データに同期することによっ てできるウィンドウ信号をもとにリード・データを出力 するとともに変調のかかったリード・データからクロッ クパルスを除去しデータだけのかたちにする。

【0018】次に第2の実施例として、前記回路を実現 するゲイン切り換え型VCO13について図面を参照し 30 ながら説明する。図3はゲイン切り換え型VCO13の 構成を示す図である。

【0019】図3で、Pチャンネルトランジスタ19 と、Nチャンネルトランジスタ20とでインバータ回路 を構成している。Pチャンネルトランジスタ21とNチ ャンネルトランジスタ22、Pチャンネルトランジスタ 23とNチャンネルトランジスタ24も同様である。ま たこの3つのインバータでリングオシレータを構成して いる。サイズの小さいPチャンネルトランジスタ25、 サイズの大きいPチャンネルトランジスタ26は固定ト 40 ランジスタであり、各インバータに流れる電流をコント ロール電圧によって制御するためのものであり、Nチャ ンネルトランジスタ27、28、Nチャンネルトランジ スタ29~31とでカレントミラー回路を構成してお り、各トランジスタに流れる電流を同じにするためであ る。Pチャンネルトランジスタ32とPチャンネルトラ ンジスタ33~35でもカレントミラー回路を構成して いる。コンデンサ36~41はリングオシレータの各イ ンバータの負荷容量であり、遅延値を調整する。Pチャ ンネルトランジスタ42、Nチャンネルトランジスタ4 ルタ回路12の出力電圧レベルが下がり、ゲイン切り換 50 3は固定トランジスタのサイズを選択するためのスイッ

チとしてのトランジスタである。Nチャンネルトランジスタ44~46はリングオシレータの負荷容量を変化させるためのスイッチングトランジスタである。

【0020】前記構成にてリード・データに同期するま でのゲインの高い特性を用いる場合はゲイン切り換え信 号が "L" であり、Pチャンネルトランジスタ42がオ ンし、固定トランジスタはサイズの小さいPチャンネル トランジスタ25が選択され、リングオシレータの負荷 容量は、Nチャンネルトランジスタ44~46がオフ状 態となるために、コンデンサ36~38だけとなり、図 10 2に示す高速時特性17のような特性となる。またリー ド・データに同期したあとの低速時の動作はゲイン切り 換え信号が "H" となり、Pチャンネルトランジスタ4 2がオフし、かわりにNチャンネルトランジスタ43が オンとなって、固定トランジスタはサイズの大きいPチ ャンネルトランジスタ26が選択され、リングオシレー タの負荷容量はNチャンネルトランジスタ44~46が オン状態となるために、コンデンサ36~41の各コン デンサの容量値が付加され、図2に示す低速時特性18 となり、ゲイン切り換え信号により、コントロール電圧 20 に対する発振周波数の変化の特性を選択でき、図1に示 す回路が構成できるものである。

【0021】以上のように本実施例によれば、ゲイン切り換え型VCOを設けることにより、高速用と低速用の2種類のフィルタ回路を用いずとも、1系統のフィルタ回路でデータセパレート回路を実現することができ、データセパレート回路を半導体装置に集積する場合には特に有益となる。

[0022]

【発明の効果】以上のように本発明はゲイン切り換え型 VCOを設けることにより、フィルタ回路を1系統で実 現することができる優れたデータセパレート回路を実現できるものである。

6

【図面の簡単な説明】

【図1】本発明の一実施例におけるデータセパレート回路のブロック図


【図2】本発明の一実施例におけるゲイン切り換え型V COの特性図


【図3】本発明の一実施例におけるゲイン切り換え型V COの回路図

10 【図4】従来のデータセパレート回路のブロック図 【符号の説明】

- 1 位相比較器
- 2 チャージ・ポンプ
- 3 フィルタ回路
- 4 電圧制御発振回路(VCO)
- 5 分周回路
- 6 ゲイン切り換え回路
- 7 データ・セパレータ
- 8 高速用フィルタ回路
- 20 9 低速用フィルタ回路
 - 10 位相比較器
 - 11 チャージ・ポンプ
 - 12 フィルタ回路
 - 13 ゲイン切り換え型VCO
 - 14 分周回路
 - 15 ゲイン切り換え回路
 - 16 データ・セパレータ
 - 17 高速時特性
 - 18 低速時特性
 - 25 サイズの小さいPチャンネルトランジスタ
 - 26 サイズの大きい P チャンネルトランジスタ

【図2】





【図3】

